⑲ 日本国特許庁(JP)

10 特許出願公開

母 公 開 特 許 公 報 (A) 平1 - 154251

@Int.Cl.⁴	識別記号	厅内整理番号		❸公開	平成1年(1989	9)6月16日
G 06 F 11	/26 3 1 0 /20	7368-5B D-7230-5B					
iš	/ 60 360	6615-5B	審査請求	未請求	発明の数	1	(全6頁)

②特 額 昭62-314719

20出 額 昭62(1987)12月10日

9発 明 者 藤 田 昌 宏 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑪出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

砂代 理 人 弁理士 井桁 貞一

明 和 包

1. 発明の名称

論理回路シュミレータ

2. 特許請求の範囲

論理回路をシュミレーションする論理回路シュ ミレータにおいて、

複数のプログラマブル・ロジック・デバイス (以下PLDという)を格子状に配置すると共に これらPLDを相互に接続し、

与えられ論理回路を複数に分割し、この分割した論理回路と等価となるように上記Pし Dをプログラムした後、入力端からデータを入力しつつクロックを供給して出力端に生成されるデータを評価して与えられた論理回路をシュミレーションするように構成したことを特徴とする論理回路シュミレータ。

3. 発明の詳細な説明

(概要)

論理回路をシュミレーションする論理回路シュ ミレータに関し、

複数のプログラマブル・ロジック・デバイスを 格子状に配置して高速にシミュレーションを行う ことを目的とし、

複数のプログラマブル・ロジック・デバイス (以下PLDという)を格子状に配置すると共に これらPLDを相互に接続し、与えられ論理回路 を複数に分割し、この分割した論理回路と等価と なるように上記PLDをプログラムした後、入力 端からデータを入力しつつクロックを供給して出 力端に生成されたデータを評価して与えられた論 理回路のシュミレーションするように構成する。

(産業上の利用分野)

本発明は、論理回路を高速にシュミレーション する論理回路シュミレータに関するものである。

(従来の技術)

(発明が解決しようとする問題点)

従来の第8図に示すようなシミュレーション専用ハドウエアは、汎用性を考慮し、各プロセッサ (演算装置) があくまで回路の動作を模倣しているだけであって、従来のソフトウエアによるシミュレーションのハードウエア化でしかない。この

0などに対して、データを入力し、クロックを供給して論理演算処理を行わせ、その出力 (結果) をホスト計算機に通知などするものである。

(作用)

本発明は、第1図に示すように、PLD00などを格子状に配置して相互を接続し、与えられた 論理回路を分割して各PLD00などに対してア ログラムした後、コントローラ1がデータを入力 しつつクロックを供給して論理演算処理を行わせ、 その結果をホスト計算機に通知して評価し、与え られた論理回路のシミュレーションを行うように している。

従って、与えられた論理回路を分割して各PL D00などにプログラムした後、データを入力し てシミュレーションを行うことにより、PLD0 0などの演算処理速度によってシミュレーション を極めて高速に実行することが可能となる。

(実施例)

ため、各プロセッサ 0 ないし n における処理時間は、実際のデバイス(分割した論理回路)の遅延時間に比べてかなり遅いだけでなく、高速な大規模ネットワークを構築することが困難なため、プロセッサの台数もそれ程多くできず、高速に論理回路のシミュレーションを行い強いという問題点があった。

本発明は、複数のプログラマブル・ロジック・デバイスを格子状に配置して高速にシミュレーションを行うことを目的としている。

(問題点を解決するための手段)

第1図を参照しつつ問題点を解決するための手段を説明する。

第1図において、PLD00などは、プログラマブル・ロジック・デバイスであって、第2図に示すようにANDプレーン2-1、ORプレーン2-2、および出力マクロセル(PPなど)2-3などから夫々構成されるものである。

コントローラ1は、プログラムされたPLDO

次に、第1図から第7図を用いて本発明の1実 施例の構成および動作を顕次詳細に説明する。

第1図において、PLD00などは、プログラマブル・ロジック・デバイスである。これらのPLD00などは、格子状に配復され相互に人力と出力とが例えば図示のように接続されている。

コントローラ1は、プログラムされたPLD00などに対して、データを入力し、クロックを供給して論理演算処理を行わせ、その結果をホスト 計算機に通知などするものである。

第2 図は、PLDの構造例を示す。PLDは、図中に示すように、ANDプレーン2-1 (第5 図を用いて後述する)、ORプレーン2-2 (第 の の で ある。これらANDプレーン2-1 おおびしたものである。これらANDプレーン2-1 およびORプレーン2-2 は、外部からプレーン中の任意のドットを選択し、BP-ROMに書き込むと同様にしてプログラムすることが可能である。一旦 番き込めば、当旗PLDはプログラムによって指

示された論理回路として動作するようになる。 尚、第7図(ロ)に示すように、PPを用いてPLDのANDプレーン2-1およびORプレーン2-2をプログラムし得るように構成することにより、RAMに番き込むと同様に高速に当該PLDをプログラムすることも可能となる。

次に、第3図を用いて本発明の構成の動作を顕 次説明する。

第3図において、図中Φは、設計データベース からシミュレーション対象の回路(倫理回路)を 抽出する状態を示す。

図中のは、各PLDに対して回路を分割して書き込む状態を示す。これは、与えられた論理回路を複数に分割し、この分割した論理回路と等価となるようにPLD00などに書き込むことを意味している。これは、第4図(イ)に示すような回路記述を取り出し、これと等価となるようにPLD00などに対してプログラムする(書き込む)ことを意味している。

図中のは、シミュレーションを実行する状態を

示す。これは、孫1図コントローラ1が、プログ・ ラムされたPLL00などに対して、設計データ ベースから読み出した人力データを入力しつつク ロックを供給して論理演算結果を生成することを 意味している。

図中②は、結果を解析する状態を示す。これは、 図中③で生成した結果をホスト計算機に通知して その結果を解析して評価することを意味している。

以上のように、シミュレーション対象の論理回路を分割してPLD00などに書き込んだ後、データを入力しつつクロックを供給して論理演算結果を生成し、解析して評価することにより、PLDの論理演算速度という極めて高速にシミュレーションを行うことが可能となる。

第4図はシミュレーション対象の論理回路例を示す。第4図(イ)は、回路記述例を示す。これは、第2行目の INPUT から最下行までの記述によって、第4図(ロ)に示すような論理回路を表したものである。このような回路記述が、第3図設計データベースとしてファイルに格納されてい

る.

第5図はANDプレーンの構成例を示す。これは、第2図ANDプレーン2-1の具体的な構成例を示す。プログラム時には、X0ないしX511(2°-512)と、Y0ないしなっている3(2°-64)との両者がともに、1°でであっている。トランジスタTRがあされる(プログランジスタTRがかされる、P-Rのがされる)。各トランジスタTRはゲートへ電はテンジスタTRががったい。図示外のフローティングゲートへ電は子がように、図示外のフローティングケアトへではようになる(プログラムされる)。一方、は低かないとトランジスタTRとしては低かない(プログラムされない)。

第6図はORプレーンの構成例を示す。これは、第2図ORプレーン2-2の具体的な構成例を示す。プログラム時にはPW-1とされ、第5図ANDプレーンの場合と同様に、X0ないしX511と、Y0ないしY63との図者がともに、1。になっているトランジスタTRのみ電源Vから電

子を受け取り、そのトランジスタTRが活かされる (プログラムされる)。一方、電子が供給されないとトランジスタTRとしては働かない (プログラムされない)。 PW=0とすることにより、過常動作 (ORプレーンとして動作)となる。

第7図はPLDのトランジスタ例を示す。第7図(イ)は、既述したように、図示外のフローティングゲートへ電子を供給する(プログラムする)と、当該トランジスタTRが働くようになる。

第7図(ロ)は、第7図(イ)の図示外に設けたフローティングゲートの代わりに『FF』を設け、この『FF』に対して書き込む(プログラムする)ことにより、図示構成のトランジスタが聞くようになる。この『FF』に対する恐き込みは、極めて速く行うことができるため、第1図に示す多数のPLDに対して高速にプログラムすることが可能となる。


尚、第2図プログラマブル・ロジック・デバイスの出力に PP (フリップ・フロップ) を設け、 組み合せ回路のみでなく、 順序回路を含む論理回 路についても、シミュレーションすることも可能 である。

また、20入力、20出力、128 税項のPしDを用い、1.000.000 ゲート程度から構成される計算機をシミュレーションする本発明に採わるシステムを考える。ここで、1つのPしDで1.000ゲート程度を持たせると、1.000.000 +1.000-1.000 個のPしDを格子状に配置、即ち32個×32個のPしDを格子状に並べ、これらを第1図に示すように互いに接続がオーバラップするように使続する。また、格子の周辺は、互いに反対例と接続する。また、格子の周辺は、アークを入力して結果を得、これをよっした後、データを入力して結果を得、これをホスト計算機に通知して解析し、評価を行うようにする。

(発明の効果)・

以上説明したように、本発明によれば、与えられた論理回路を分割して各PLDにプログラムした後、データを入力してシミュレーションを行う

ーン、2-2はORプレーン、2-3は出力マクロセル、PLD00などはプログラマブル・ロジック・デバイスを要す。



構成を採用しているため、シミュレーションを極めて高速に実行することができる。例えば1,000,000 ゲートの論理回路を分割してPLDにプログラムし、このプログラムした後のPLDを20MBZのクロックを用いて動かすと、シミュレーション。这度としては、1,000,000 × 20 × 10 to 2 × 10

- 4. 図面の簡単な説明

第1回は本発明の1実施例構成図、第2回はプログラマブル・ロジック・デバイスの構造例、第3回は本発明のシステム構成図、第4回はシミュレーション対象の論理回路例、第5回はANDプレーンの構成例、第6回はORプレーンの構成例、第7回はPLDのトランジスタ例、第8回は従来技術の説明図を示す。

図中、1はコントローラ、2-1はANDプレ

